삼성전자 업계 최초 12나노급 32GB DDR5 D램개발

 삼성전자가 40년만에 단일 D램 칩 용량 무려 50만배로 확대 기존 16GB D램 대비 2배용량이고 소비전력은 10% 감소한다 128GB 모듈을 실리콘 관통 전극(TSV) 공정없이 제작가능하고 한정된 TSV 캐파(생산능력) 내 HBM캐파 늘어난다. 또 삼성전자는 지난 5월 12나노급 16Gb DDR5 D램을 양산한데 이어 이번에 업계 최대 용량인 32Gb DDR5 D램 개발에 성공했다. 회사는 D램 미세 공정 경쟁에서 기술 리더십을 더욱 공고히 했다고 평가했다.

이번 32Gb 제품은 동일 패키지 사이즈에서 아키텍처 개선을 통해 16Gb D램 대비 2배 용량을 구현해, 128GB(기가바이트) 모듈을 TSV 공정없이 제작 가능하게 됐다.

기존 32Gb 이하 용량으로 128GB 모듈 제작 시 TSV 공정 사용이 필수였다. TSV는 실리콘 관통 전극으로, 복수의 칩에 구멍을 뚫어 수직으로 관통하는 전극을 연결한 첨단 패키징 기술이다. 또한 동일 128GB 모듈 기준, 16Gb D램을 탑재한 모듈 대비 약 10% 소비 전력 개선이 가능하다.

삼성전자는 이번 12나노급 32Gb DDR5 D램 개발을 통해 고용량 D램 라인업을 지속 확대해 나갈 계획이다. 또한 AI시대를 주도할 고용량, 고성능, 저전력 제품들로 글로벌 IT 기업들과 협력하여 차세대 D램 시장을 견인해 나갈 예정이다.

삼성전자가 차세대 고대역폭메모리(HBM)에서 초격차 전략을 실행한다.

HBM이란?  HBM은 여러 개의 D램을 수직으로 연결해 기존 D램보다 데이터 처리 속도를 혁신적으로 끌어올린 고성능 제품이다. 인공지능(AI) 시대의 필수재로 꼽힌다. 

특히 2025년 양산될 HBM4는 하이브리드 본딩 기술을 적용하는 것으로 확인됐다.

하이브리드 본딩 기술?  하이브리드 본딩(SoIC)'이라고 해서 칩과 칩을 쌓는 게 아니라 아예 '포개어버리는' 기술

하이브리드 본딩은 가공된 웨이퍼 위로 이종(異種) 칩 다이를 곧바로 올려서 붙이기 때문에 더 이상 ‘후공정’이라 부를 수 없는 전공정의 영역이 됩니다. 붙이기 전에 화학기계적연마(CMP) 공정을 진행해 평탄화를 해야 하고, 칩을 아주 정확하게 올려야 하며, 올린 뒤에는 진공 상태에서 플라즈마를 활용해 공유결합(共有結合, covalent bond)을 이뤄내야 합니다

 삼성전자의 차세대 HBM4에 채택되는 하이브리드 본딩은 경쟁사인 TSMC도 이미 채택한 기술인 것으로 알려졌다.

이와 관련 삼성전자는 “추진하는 것은 맞지만 최종 확정되지 않았다”고 말했다.

생성형 인공지능(AI) 열풍으로 그래픽카드(GPU) 수요가 급증하면서 미국 엔비디아가 2분기 연속 ‘깜짝 실적’을 달성함에 따라, GPU에 대거 탑재되는 고대역폭메모리(HBM)의 선두주자인 삼성전자와 SK하이닉스에 대한 기대감도 커지고 있다.

엔비디아는 최근 HBM3E 탑재 차세대 AI 칩 ‘GH200 그레이스 호퍼 슈퍼칩’을 선보이며 내년 2분기 생산 계획을 밝힌데 이어 현재 가장 인기 있는 ‘H100’의 생산 목표를 50만개에서 내년 150만~200만개로 늘릴 것이란 전망까지 나왔다.

HBM 수요는 HBM2E(3세대)에서 HBM3(4세대)로 옮겨가는 추세다. 지난해에는 수요 비율이 HBM2E 70% · HBM3 8%였지만, 올해 HBM2E 50% · HBM3 39%, 내년 HBM2E 25% · HBM3 60%로 수요가 바뀔 것으로 트렌드포스는 예상했다.